Advanced Design System2019是一款电子设计软件，可以帮助用户在软件设计电子产品，设计电路，分析信号，内置多个分析模块，帮助用户解决电路设计难题，对于分析电子设备以及开发大型设备电路很有帮助，这里河东小编提供的是Advanced Design System2019，也是官方目前发布的新版软件，你可以在新版软件仿真电路，可以在软件仿真通讯系统，也支持电磁分析，具有的功能很多，并且小编提供破解补丁，需要的朋友就下载吧！
新版功能
高级设计系统（ADS）是一种用于射频，微波，高速数字和电力电子应用的电子设计自动化软件。 ADS在集成平台中提供基于标准的无线库和电路系统EM协同仿真设计和验证。
在制造无线组件（如功率放大器和RF前端模块）之前，ADS拥有先进的功能，有助于设计过程。 它允许您创建和分析电路和系统设计并显示仿真数据。
ADS现在使用工作空间而不是项目作为目录来存储和组织设计。工作空间类似于项目。它包含的数据包括模拟结果，数据显示文件和其他数据文件。工作空间和项目之间的主要区别在于设计工作现在存储在库而不是网络目录中。
工作区
工作空间类似于ADS 2009 Update 1和早期的Project。 它用于存储和组织库中的设计工作：单元格：查看分层体系结构。 它包含模拟结果，数据显示文件和其他数据文件。 Workspace和Project之间的主要区别在于设计工作现在存储在库而不是网络目录中
图书馆
库是包含单元格的子目录。 您可以通过在库定义文件（lib.defs）中指定子目录来使用库。 您可以在完整的设计层次结构中创建多个库。 库不必实际驻留在工作空间目录中。
所有类型的设计都包含在库中。 ADS 201x中的设计工具包包含带有单元格的库。 原生ADS组件也包含在库中。 层定义，单元和基板等过程信息在库的技术中定义。
设计
ADS允许您创建各种设计，例如原理图，符号和布局。 设计可以包含在单个设计中作为子网嵌入的一个或多个原理图和布局。 工作区中的所有设计都可以直接从ADS主窗口显示和打开。 设计存储在单元格中。
ADS设计窗口用于：
创建和修改电路和布局。
添加变量和方程式。
放置和配置组件，形状和模拟控制器。
指定图层和显示首选项。
使用文本和插图包含注释。
从原理图（和布局的原理图）生成布局。
细胞
单元格位于库中，充当原理图，布局，符号和其他视图类型的收集器。它类似于ADS 2009 Update 1和早期的设计。每个单元格必须具有唯一的名称。但是，具有相同名称的单元可以存在于两个或更多个不同的库中。它包含多个相同类型的视图。
各种基于OpenAccess的工具将单元格内的视图称为“设计”。
视图
视图是存储设计信息的单元格的特定表示，例如原理图，符号，布局，EM仿真设置，EM模型或数据库对象。给定库中的所有视图都使用相同的技术。每个视图必须具有唯一的名称。
技术
层定义，单元和基板等过程信息在库的技术中定义。技术通过包含在库中或附加到库来与库相关联。它可以包含其他库中的图层。每种技术都必须具有唯一的名称。
软件特色
RFPro：电路设计人员的新EM平台
FEM性能与并行仿真
符合DRC的避免路由
直接从Data Display调用Python脚本
SmartMount：轻松集成多种技术
用于管理和共享工作区的新工具
DRC容量性能改进
电力电子图书馆的新组件
Silicon RFIC互操作性增强
安装方法
1、下载得到ads_2019_shp_win_x64.exe软件，双击启动就可以进入安装界面，等待安装的数据加载
2、软件提示安装引导步骤，你只需要安装软件的提示点击next就可以执行安装
3、进入协议查看界面，点击接受协议以后继续安装
4、选择安装的方式，这里就选择第一个模式安装即可。点击next
5、提示软件的安装地址设置，默认为C:Program FilesKeysightADS2019，这里的地址不要修改
6、提示指定要用作主目录的目录。默认目录是C： Users name。 要使用此目录，请单击“下一步”。
7、指定要安装EEsof License Tools的目录，要使用其他目录，请单击“选择”以退出“安装”，单击“取消”。
8、设置软件的快捷方式，默认为Advanced Design System 2019
9、提示安装准备界面，显示多种安装内容，点击install开始安装
10、显示安装进度，软件需要花费很多安装时间，你需要等待安装完毕
11、安装花费的时间非常多，你需要慢慢的等待
12、你可以查看软件界面的功能提示，可以了解新版的一些更新内容
13、如图所示，现在软件已经安装完毕，点击done退出安装
破解方法
1、打开ADS2019_CRK_V1.0文件夹，将里面保存的是三个文件复制到软件的安装地址
2、复制的地址是C:Program FilesKeysight，点击替换
3、点击此电脑-属性，进入高级设置界面，可以在这里点击环境变量设置
4、建立新的系统变量，名字是ADS_LICENSE_FILE，值是：C:Program FilesKeysightlicense.lic
5、将你的电脑重启就可以激活软件了
6、如图所示，这里是启动软件的界面，等待软件启动完毕，软件会自动检测你的执照
7、进入软件，这里是启动提示，可以显示官方的引导功能，如果你是新手就点击New to ADS建立你的第一个电路并在几分钟内完成模拟。
8、如图所示，现在进入引导界面，可以跟随软件的提示学习界面菜单
9、进入设计界面，由于小编提供的是英文版本，所以就不提供教程了
10、你可以打开官方提供的帮助文件查看详细的操作
更新日志
设计与技术管理
Python Datalink
Datalink允许用户使用Python在数据显示中后处理模拟数据，并支持以下内容：
将ADS生成的数据发送到Python脚本
在ADS中读取Python生成的数据
从ADS调用Python脚本，可选数据发送和数据读取
一般
添加了工作区清理工具，以从工作区中删除不必要的文件。有关更多信息，请参阅清理工作区。
更新引用现在支持库和数据文件。
添加了对归档外部数据文件的支持。
改进了查找文件重命名和删除所使用的引用和依赖项的性能。
添加了手动执行DDS方程的选项。有关更多信息，请参阅自动方程计算。
添加了新命令以查看和更新设计引用和依赖项。有关更多信息，请参阅参考和依赖项。
Workspace Archive性能和信息的改进。
层对接窗口的改进：层搜索/过滤使您可以查看已使用的层。
支持创建新的显示包和改进的编辑显示包
对互操作标签的屏幕编辑支持
支持具有互操作OA路径的打开/编辑设计。
ADS仍然非常熟悉
ADS 2009 Update 1中未更改以下功能：
原理图捕获
源，布线，接地，电线标签等。
VAR（变量），测量方程，AEL支持。
模拟控制器设置。
在数据显示和方程中绘制数据。
基本布局仍然相同，但添加了新功能。
图标焕然一新，但功能相同。
下表列出了电路仿真和布局之间的异同。
电路仿真
布局
相似
在ADS 201x中如何设置和运行模拟没有重大变化。
您可以将项目转换为工作区，打开原理图并进行模拟。
如果使用默认视图名称（“原理图”）创建新设计，则系统将与先前版本的行为相同。
数据显示具有相同的使用模型，并具有一些流行的增强功能，如史密斯圆图缩放。
布局窗口中的大多数用户界面都是相同的。
您可以将项目转换为工作区并开始编辑布局。
如果使用默认视图名称（“原理图”和“布局”）创建新设计，则系统将与先前版本的行为相同。
ADS布局中提供了相同的物理验证工具（ADS DRC，ADS LVS，检查节点连接，检查物理连接，设计同步和3D查看器）。
差异
动态选择模拟模型的灵活性更高。
可以将多个原理图与您的设计相关联。网表由层次结构策略控制。
库使多个用户可以轻松地使用相同的设计。
对象句柄使编辑形状变得更加容易。
您可以选择创建相同设计的多个布局视图。
设计同步现在基于实例名称比较，因此您可以比较任何两个原理图/布局视图
设计编辑
增强功能
添加了在插入via时指定网络的功能。
布局规避路由 - 插入跟踪时，ADS将避免不同网络上的金属区域。有关更多信息，请参阅避免路由。
插入网络连接 - 通过合并它们所在的网络在两个引脚之间建立连接。一旦分配到同一网络，当从一个引脚到另一个引脚插入迹线时，可以使用避免路由。通过按“C”热键插入跟踪时也可以调用插入网络连接。
智能安装 - 智能安装是一种在设计中插入嵌套技术的新方法。智能安装组件可以放置在模块或PCB设计上，而无需复杂的嵌套技术设置。有关更多信息，请参阅用于多技术的智能安装。
对于在高频下工作的组件，不同组件之间的电磁（EM）耦合效应可以足够大，以保证它们包含在设计流程中。有关更多信息，请参阅用于多技术的智能安装。
解决的问题
修复了在尝试将新图层映射到只读库中的基板时ADS崩溃的问题。
如果选中选项>首选项...>输入/编辑>多边形自相交检查选项，如果在编辑操作中创建自相交多边形，则ADS将显示错误（拉伸边，移动顶点，添加顶点，或删除顶点）。以前仅在插入多边形时执行自相交检查。
右键单击航线不会导致ADS崩溃。
PCB过孔出现在Via Search中。
当迹线末端类型设置为圆形时，2017年的变化导致曲线轨迹绘制为圆形末端。当PDK中包含曲折迹线时，这可能不是所希望的。除非将兼容性策略设置为使用新的添加路径/跟踪，否则PDK宏中的曲折将绘制方形末端。
修复了将顶点添加到跟踪有时将顶点添加到错误位置的问题。
点和顶点移动的几个改进。
电路仿真
电热
新的网格划分算法针对完全融合的解决方案，无需用户手动指定HeatWave参数。 HeatWave根据用户的初始设置和设计特征自动计算相关参数以提高分辨率。有关更多信息，请参阅设置电热模拟器选项。
消耗功率的单个组件（例如，螺旋电感器）可以表示为多个电源，其可以在芯片内具有不同的垂直范围。在热模拟之前，组件的功率在其分离的电源中分配。有关元件的所有电源均等厚且高度相同的情况，请参阅电源分流功率的说明。
Electrothermal FloorPlanner现在可以在本地运行，允许在运行时继续使用ADS。有关更多信息，请参阅背景中的求解温度。
现在可以在持续模式下的电热模拟期间扫描设计边界处的温度（环境温度）。必须将温度设置为测试台的外部扫描参数。这消除了手动执行具有不同温度的多个模拟的需要。
新的ADS到FlexDCA连接流
ADS支持新开发的FlexDCA_Probe组件，允许您将ADS波形直接发送到FlexDCA。 FlexDCA是一个功能强大的用户界面，用于采样示波器，为SerDes提供全面的内置测量功能，例如TDECQ，OMA，SER等，用于PAM-4应用。
恩智浦SiMKit型号
这些模型已更新为SiMKit Release 5.0（2018年4月），现在这些都是默认值。
有关更多信息（包括支持的设备版本），请参阅设备和型号，NXP SiMKit。
支持新的或更新的型号：
BSIM6 6.1.1
BSIMSOI 4.6.1
BSIMCMG 110
UTSOI 2.30
ASM-HEMT 101.0.0
Keysight Si或SiC PowerMOS
是德科技IGBT
的Verilog-A
ADS 2019发行版包含Verilog-A编译器模块的更新版本。具有加密Verilog-A模型或在其设计中发布已编译库的用户需要注意以下事项：
使用以前版本的ADS编译的模型需要重新编译。
不支持使用以前版本的ADS加密的模型，必须再次加密。使用ADS 2019加密的文件附加.vax扩展名，不支持扩展名为.vap的旧加密文件。有关更多信息，请参阅ADS设计套件中的Verilog-A。
必须更新所有带加密模型的PDK才能与ADS 2019配合使用。
Devices-Verilog-A组件面板和使用这些组件的示例不再可用。您可以创建自己的符号并在设计中使用它们
信号完整性/电源完整性
PIPRO
DC分析设置现在允许模拟离散VRM模型：离散降压，离散升压和离散反相。
SIPro和PIPro
自动选择用于组件分配的lib / cell模型。
使用Python API支持从命令行进行的模拟。
导体材料的温度规范。
能够为端口定义添加和使用虚拟引脚
已知的问题
电力电子图书馆
为两个新的调色板添加了新组件：Power Electronics-Logic LT兼容和Power Electronics-Logic。 Power Electronics-Logic LT兼容调色板包含模拟行为逻辑门BUF_L，INV_L，AND_L，OR_L，XOR_L以及D-和SR-触发器。这些反映了LTspice中实现的逻辑门的特性（例如，一个符号表示同时具有反相和非反相输出的OR和NOR），并且如果导入包含逻辑的LTspice网表，则会实例化。 Power Electronics-Logic调色板还包含一组类似的逻辑门，但它们具有更多符合行业标准的行为（例如，OR和NOR的单独符号，每个符号有一个输出）如果您使用Analog Behavioral导入PSPICE网表，则会实例化这些符号。逻辑。
增加了可变匝理想变压器组件，用于电路平均（也称为平均开关模型）技术。Transformer组件。
增加了OpAmp5（运算放大器5引脚）组件。
电力电子示例
增加了具有当前编程控制示例的降压转换器仿真。
增加了具有Keysight IGBT模型示例的升压转换器仿真。
电力电子工作流程配置
为电力电子项目添加了工作流程配置。
布局与原理图（LVS）
物理网LVS
在使用物理网络LVS运行时，为Pin Nets LVS生成干净报告的设计可能会产生错误，因为设备级组件引脚配置不正确。物理网络LVS要求组件引脚为形状以形成物理连接。
物理网络LVS现在检查未正确配置的组件引脚并显示警告消息。
器件级元件引脚需要配置为区域引脚。
术语和区域引脚需要位于导电层上。
区域引脚要求仅适用于器件级组件。没有必要在子设计上添加区域引脚。
改进了对系统gnd的支持！净。
物理网现在显示一个警告，识别gnd上的形状！在布局中没有物理连接，而不是将缺少的连接视为节点错误。
性能
具有多个圆形过孔的设计的性能得到改善
控制用户创建组件的LVS引脚连接
当使用物理网络LVS运行时，螺旋电感器等组件会产生节点错误，因为引脚在布局中位于同一物理网络中，并且在原理图中位于不同的网络中。
设计人员现在可以控制本地设计库中组件的LVS引脚连接行为。
在LVS对话框中
运行LVS
右键单击“组件计数”下列出的组件
连接组件引脚
停用和短组件
组件库必须可写才能使用此功能。
功能可用于布局中具有固定图稿的布局组件，EM模型和原理图中的外观相似的符号。
LVS选项
LVS选项选项卡控制特定于设计者方法的设置。
许多设计人员希望使用能够生成查找和修复LVS错误的最多信息的设置来运行LVS。这些是新工作区的建议设置和系统默认值。请参阅推荐的LVS选项。
其他设计人员希望使用最通用的设置运行LVS，尤其是在完成设计时首次运行LVS时。请参阅所有设计的LVS选项。
LVS对话框选项选项卡提供了一种选择要运行的一个或多个LVS分析的方法
“选项”选项卡现在显示有关每种LVS分析的支持设计流程的信息。
仅显示已启用分析的选项卡。
针网LVS
Pin Nets LVS报告是一种浏览器格式，可用于检查设计层次结构中每个级别的映射组件。
该报告现在还以浏览器格式显示映射网络。展开标题以浏览和检查设计层次结构的每个级别的映射网络。
要查看浏览器格式
针网选项“所有级别 - 分层视图”
使用实例名称进行组件映射
PDK配置
新的AEL功能用于在PDK中配置LVS。
LVS文档
LVS文档已更新为新内容。
∨ 展开