max plus ii 10.2是款由Altera公司进行研发推出的PLD开发系统；软件为大家进行提供了免费的FPGA、CPLD集成开发环境，而且也是目前世界上最大的可编程供应商之一；用户这进行操作软件的时候，支持进行完成您需要的设计输入，仿真、元件适配等功能，并且支持编程下载整个的流程，设计的环境和结构没有关系，让您这进行设计的过程中，更加的轻松，快捷，充分的发挥出您的设计理念，满足各种各样的设计需求，需要的朋友赶快这河东软件园下载使用吧！
软件功能
是业界最优秀的混合HDL语言仿真调试环境，提供最佳的仿真性能和调试特征，成为众多ASIC和FPGA厂商推荐的仿真调试工具，也是广大FPGA、ASIC设计工程师实施混合HDL语言RTL级、门级电路仿真以及布局布线后时序仿真的首选。全面支持所有HDL标准，支持广泛的建模技术，提供直观的图形用户界面运行方式，也支持高性能的批处理模式。
单内核支持混合HDL的仿真与调试。
编译仿真速度快。编译代码与机器和软件版本无关，设计的移植以及库的维护非常简便。
支持加密方式的IP，实现对IP核的保护。
集成的C调试环境，在统一的界面中可以同时仿真调试C 和混合HDL设计。
Signal Spy功能可以方便地访问混合HDL设计中的内部信号方便设计的调试。
先进的数据流窗口，可以迅速追踪并且定位导致不定状态的原因，显示全部可能的路径。
性能分析工具帮助分析仿真的性能瓶颈，加速设计仿真。
波形窗口可以显示多组波形，并且进行多种模式的波形比较。
先进的代码覆盖率检查模块可以报告HDL语句和分支的执行情况，确保测试的完整性。
提供源代码模版和助手功能。
软件特色
1.设计输入。在传统设计中，设计人员是应用传统的原理图输入方法来开始设计的。自90年代初， Verilog、VHDL、AHDL等硬件描述语言的输入方法在大规模设计中得到了广泛应用。
2.前仿真（功能仿真）。设计的电路必须在布局布线前验证电路功能是否有效。（ASCI设计中，这一步骤称为第一次Sign-off）PLD设计中，有时跳过这一步。
3.设计编译。设计输入之后就有一个从高层次系统行为设计向门级逻辑电路设转化翻译过程，即把设计输入的某种或某几种数据格式(网表)转化为软件可识别的某种数据格式(网表)。
4.优化。对于上述综合生成的网表，根据布尔方程功能等效的原则，用更小更快的综合结果代替一些复杂的单元，并与指定的库映射生成新的网表，这是减小电路规模的一条必由之路。
5.布局布线。在PLD设计中，3-5步可以用PLD厂家提供的开发软件（如 Maxplus2）自动一次完成。
6.后仿真（时序仿真）需要利用在布局布线中获得的精确参数再次验证电路的时序。（ASCI设计中，这一步骤称为第二次Sign—off）。
7.生产。布线和后仿真完成之后，就可以开始ASCI或PLD芯片的投产
使用方法
1、下载文件找到"maxplus2.exe"双击运行，进入软件界面；
2、进入软件的主界面，出现下图界面，如下图；
3、VHDL文本输入设计方法初步
4、这软件的主界面上进行操作的步骤，您仔细的观看编辑输入并保存VHDL源文件；
5、进行监理编辑器的对话框；
6、文件进行保存之后，关键词的颜色将会进行更改；
7、将当前设计设定为工程
8、软件的设置参数说明；
9、设定VHDL编译版本号或者选择VHDL文本编译版本号和排错
常见问题
quartusii和maxplusii的区别
QuartusII 和 MAX+PLUS II 都是 Altera 公司出品的开发FPGA的工具，早期开发者一般用MAX+PLUS II，MAX最高版本好像是10.0，后来就出品QuartusII了，故可以吧QuartusII 看做MAX的升级。目前QuartusII 最高版本已经到8.0了。但好像破解这个版本的Crack还没有。
一般第一次运行QuartusII的时候，QuartusII都会弹出对话框，问你使用MAX+PLUSII风格的界面还是QuartusII的界面，如果您以前没用过MAX，建议直接用QuartusII的风格。
另外，现在好像已经没多少人用MAX+PLUS II了，所以直接用QuartusII开发FPGA就可以了。
∨ 展开